МПС

Структура микропроцессора (Лекция)

ПЛАН ЛЕКЦИИ

1. Структура 8-разрядного микропроцессора

2. Блок регистров ВМ80

3. Арифметико-логическое устройство (АЛУ)

4. Стековая память

5. Буферные схемы

6. Устройство управления (УУ)

1. Структура 8-разрядного микропроцессора

Микропроцессор К580ВМ80 (далее будем называть ВМ80) является аналогом микропроцессора 8080, выпущенного фирмой Intel в 1974 г.

Микропроцессор ВМ80 представляет собой функционально законченный однокристальный универсальный 8-разрядный микропроцессор с фиксированной системой команд.

В структурной схеме ВМ80 (рис.2.1) можно выделить следующие ее части: арифметико-логическое устройство (АЛУ), блок регистров, буферные схемы, управляющее устройство.

Рис. Структура 8-разрядного микропроцессора

2. Блок регистров ВМ80

Блок регистров ВМ80 содержит 8-разрядные программно-доступные регистры: А (регистр-аккумулятор); В, С, D, Е, Н, L (регистры общего назначения); F (регистр признаков-флагов); 16-разрядные специализиро-ванные регистры; программный счетчик СК (РС); регистр-указатель стека УС (SР); сдвоенный регистр косвенного адреса HL (Н-регистр старшего полуадреса, L-регистр младшего полуадреса). А также имеются непосредственно недоступные программе регистры: 8-разрядный регистр команд (РК); 8-разрядные регистры временного хранения Т, W, Z; 16-разрядный регистр адреса РА. Содержимое пар регистров В и С, D и Е, H и L можно использовать в качестве слов двойной длины, т.е. 16-разрядных слов.

Регистры общего назначения (РОН) используются для хранения операндов, промежуточных и конечных результатов, а также адресов при косвенной адресации данных.

Регистр-аккумулятор А является особым в команде, в явном виде не адресуется, что позволяет упростить формат команд. Регистр А используется в качестве источника одного из операндов и приемника результата выполнения операции. Поэтому аккумулятор строится на основе двухступенчатых триггеров, что позволяет ему одновременно быть регистром-источником операнда и регистром-приемником результата выполнения операции. На использование аккумулятора в операции указывает код операции команды, т.е. в отношении аккумулятора применяется подразумеваемая адресация, что позволяет применять одноадресные команды, имеющие сравнительно короткий формат.

К остальным программно-доступным регистрам применяется подразумеваемая или укороченная (регистровая) адресация, задаваемая коротким номером регистра в команде. Механизмы адресации будут рассмотрены ниже.

Использование регистра А и РОН позволяет при выполнении команд уменьшить количество обращений к памяти и этим самым повысить быстродействие микропроцессора.

В блоке регистров МП имеется схема инкремента/декремента, которая без привлечения АЛУ выполняет операцию прибавления/вычитания 1 над содержимым регистров. Схема инкремента/декремента позволяет реализовать процедуры автоматического задания приращений при операциях с адресами как в указателе стека (регистре SP), так и в программном счетчике (регистре РС).

При выполнении операций в МП возникает потребность в кратковременном хранении некоторых операндов и результатов выполнения операций. Для этого служат регистры временного хранения данных T, W, Z.

Для повышения эффективности операций с двухбайтными операндами и операций пересылок двухбайтных адресов имеется возможность оперировать с содержимым регистровых пар В и С, D и Е, Н и L.

В состав блока регистров входит регистр-защелка адреса памяти РА. Любая пара регистров (ВС, DE, HL) может быть использована для задания адресов команд и данных в программе. Такой адрес под воздействием соответствующих команд может быть загружен в регистр-защелку РА и модифицирован (посредством схемы инкремента/декремента) в процессе загрузки. Регистр-защелка РА передает адрес в буфер ША и далее в шину адреса.

Регистр команд РК служит для запоминания первого байта команды на все время ее выполнения. Код команды из этого регистра используется устройством управления для выработки последовательностей сигналов как для управления внутренними узлами МП, так и для управления внешними устройствами (памятью, портами и др.).

3. Арифметико-логическое устройство (АЛУ)

АЛУ выполняет арифметические и логические операции над 8-разрядными двоичными числами и представляет собой комбинационно-логическую схему. К одному из входов схемы АЛУ всегда подключен аккумулятор, к другому через регистр Т может быть подключен любой из регистров общего назначения.

АЛУ непосредственно связано с регистром признаков F, в соответствующих разрядах которого фиксируются особенности выполнения каждой операции: нулевой результат в аккумуляторе - Z, перенос из старшего/ заем в старший разряд - CY, знак результата - S, паритет - Р и вспомогательный перенос из младшего полубайта - АС. Наличие в МП регистра признаков упрощает осуществление программных переходов в зависимости от состояния одного или более триггеров признаков. АЛУ позволяет в процессе регистровых “пересылок с перекосом” выполнять операции сдвига на один разряд вправо или влево.

В состав АЛУ входит комбинационная схема десятичной коррекции ДК, которая под воздействием специальной команды DAA преобразует результат сложения из двоичной формы в двоично-десятичную.

АЛУ выполняет простейшие арифметические операции сложения, вычитания; логические: конъюнкции, дизъюнкции, сложения по модулю 2; операции сравнения, сдвига. Выполнение более сложных операций (умножение, деление, вычисление элементарных функций) может быть реализовано по разработанным подпрограммам.

4. Стековая память

Микропроцессор ВМ80 содержит средства для организации стековой памяти, позволяющей безадресное задание операндов. В общем случае стек представляет собой последовательность регистров или ячеек памяти, снабженных указателем стека, в котором автоматически при записи и считывании устанавливается адрес последней занятой ячейки стека (вершины стека). В стеке реализуется принцип обслуживания “последний пришел - первый вышел”. Этот принцип при обращении к стеку реализуется автоматически. Поэтому команды записи и считывания не содержат адрес ячейки стека. Микропроцессор ВМ80 имеет только регистр-указатель стека (SP) и соответствующие цепи управления. Сам стек реализуется в оперативной памяти путем записи в указатель стека SP адреса ячейки памяти, являющейся исходной вершиной стека.

5. Буферные схемы

Двунаправленный буфер шины данных осуществляет логическое и электрическое разделение внутрипроцессорной шины данных и внешней, системной ШД. Буфер состоит из регистра-защелки и выходной схемы с тремя состояниями, т.е. выходной схемы, обеспечивающей на выходе состояния логических 0 и 1 и третье состояние, реализующее полное электрическое отключение от нагрузки (высокоимпедансное состояние). Наличие такого буфера дает возможность отключать устройства, подключенные к общей системной шине в МП- системе.

При выполнении операций вывода данных буферная схема передает в системную шину данных содержимое буферного регистра-защелки, на вход которого по внутренней шине с одного из регистров ВМ80 загружен код, подлежащий выдаче.

При выполнении ввода данных в микропроцессор внутренняя шина данных подключается к выходным цепям регистра-защелки буфера, загрузку которого из внешней ШД производит буферная схема под управлением команды.

Буферная схема переходит в высокоимпедансное Z-состояние при выполнении МП- операций, не связанных с вводом или выводом.

Буферная схема шины адреса БА - однонаправленная, обеспечивает передачу адресов команд, данных и адресов устройств ввода-вывода. Выход буфера адреса также может переходить в Z-состояние. Это позволяет использовать ША другим устройствам, например контроллеру прямого доступа к памяти и др.

6. Устройство управления (УУ)

Устройство управления (или схема управления) вырабатывает управляющие сигналы, необходимые для выполнения команды. В основе этой схемы действует цифровой автомат. В схеме управления можно выделить следующие средства:

- Регистр команд РК, служащий для приема кода команды (первого байта) и хранения этого кода на время ее выполнения;

- Дешифратор кода команды и выработки сигналов управления микрооперациями в соответствии с «зашитой» микропрограммой выполнения команды;

- Схему формирования машинных тактов, машинных циклов;

- Схему выборки РОН, участвующих в операции, представляющую собой дешифратор разрядов кода команды, указывающий номер регистра источника и регистра приемника операндов;

- Схему анализа переходов, которая анализирует состояние триггеров регистра признаков F при выполнении команд условных переходов;

- Схему формирования и выдачи кода типа текущего машинного цикла, на основе которого можно формировать расширенный набор сигналов для управления памятью, устройствами ввода-вывода, прерываниями, т.е. МП-системой;

- Схему анализа прерываний, содержащую триггер разрешения прерываний и триггер запроса прерываний. Анализ наличия запросов МП ВМ80 осуществляет в последнем такте последнего машинного цикла текущей команды;

- Схему анализа готовности, которая проверяет сигнал высокого уровня на линии “Ready” в конце второго такта машинного цикла;

- Схему анализа запроса шин (входная линия HOLD), обеспечивающую возможность реализации режима прямого доступа к памяти.


	МПС Структура микропроцессора (Лекция) ПЛАН ЛЕКЦИИ 1. Структура 8-разрядного микропроцессора 2. Блок регистров ВМ80 3. Арифметико-логическое устройство (АЛУ) 4. Стековая память 5. Буферные схемы 6. Устройство управления (УУ) 1. Структура 8-разрядного микропроцессора Микропроцессор К580ВМ80 (далее будем называть ВМ80) является аналогом микропроцессора 8080, выпущенного фирмой Intel в 1974 г. Микропроцессор ВМ80 представляет собой функционально законченный однокристальный универсальный 8-разрядный микропроцессор с фиксированной системой команд. В структурной схеме ВМ80 (рис.2.1) можно выделить следующие ее части: арифметико-логическое устройство (АЛУ), блок регистров, буферные схемы, управляющее устройство. Рис. Структура 8-разрядного микропроцессора 2. Блок регистров ВМ80 Блок регистров ВМ80 содержит 8-разрядные программно-доступные регистры: А (регистр-аккумулятор); В, С, D, Е, Н, L (регистры общего назначения); F (регистр признаков-флагов); 16-разрядные специализиро-ванные регистры; программный счетчик СК (РС); регистр-указатель стека УС (SР); сдвоенный регистр косвенного адреса HL (Н-регистр старшего полуадреса, L-регистр младшего полуадреса). А также имеются непосредственно недоступные программе регистры: 8-разрядный регистр команд (РК); 8-разрядные регистры временного хранения Т, W, Z; 16-разрядный регистр адреса РА. Содержимое пар регистров В и С, D и Е, H и L можно использовать в качестве слов двойной длины, т.е. 16-разрядных слов. Регистры общего назначения (РОН) используются для хранения операндов, промежуточных и конечных результатов, а также адресов при косвенной адресации данных. Регистр-аккумулятор А является особым в команде, в явном виде не адресуется, что позволяет упростить формат команд. Регистр А используется в качестве источника одного из операндов и приемника результата выполнения операции. Поэтому аккумулятор строится на основе двухступенчатых триггеров, что позволяет ему одновременно быть регистром-источником операнда и регистром-приемником результата выполнения операции. На использование аккумулятора в операции указывает код операции команды, т.е. в отношении аккумулятора применяется подразумеваемая адресация, что позволяет применять одноадресные команды, имеющие сравнительно короткий формат. К остальным программно-доступным регистрам применяется подразумеваемая или укороченная (регистровая) адресация, задаваемая коротким номером регистра в команде. Механизмы адресации будут рассмотрены ниже. Использование регистра А и РОН позволяет при выполнении команд уменьшить количество обращений к памяти и этим самым повысить быстродействие микропроцессора. В блоке регистров МП имеется схема инкремента/декремента, которая без привлечения АЛУ выполняет операцию прибавления/вычитания 1 над содержимым регистров. Схема инкремента/декремента позволяет реализовать процедуры автоматического задания приращений при операциях с адресами как в указателе стека (регистре SP), так и в программном счетчике (регистре РС). При выполнении операций в МП возникает потребность в кратковременном хранении некоторых операндов и результатов выполнения операций. Для этого служат регистры временного хранения данных T, W, Z. Для повышения эффективности операций с двухбайтными операндами и операций пересылок двухбайтных адресов имеется возможность оперировать с содержимым регистровых пар В и С, D и Е, Н и L. В состав блока регистров входит регистр-защелка адреса памяти РА. Любая пара регистров (ВС, DE, HL) может быть использована для задания адресов команд и данных в программе. Такой адрес под воздействием соответствующих команд может быть загружен в регистр-защелку РА и модифицирован (посредством схемы инкремента/декремента) в процессе загрузки. Регистр-защелка РА передает адрес в буфер ША и далее в шину адреса. Регистр команд РК служит для запоминания первого байта команды на все время ее выполнения. Код команды из этого регистра используется устройством управления для выработки последовательностей сигналов как для управления внутренними узлами МП, так и для управления внешними устройствами (памятью, портами и др.). 3. Арифметико-логическое устройство (АЛУ) АЛУ выполняет арифметические и логические операции над 8-разрядными двоичными числами и представляет собой комбинационно-логическую схему. К одному из входов схемы АЛУ всегда подключен аккумулятор, к другому через регистр Т может быть подключен любой из регистров общего назначения. АЛУ непосредственно связано с регистром признаков F, в соответствующих разрядах которого фиксируются особенности выполнения каждой операции: нулевой результат в аккумуляторе - Z, перенос из старшего/ заем в старший разряд - CY, знак результата - S, паритет - Р и вспомогательный перенос из младшего полубайта - АС. Наличие в МП регистра признаков упрощает осуществление программных переходов в зависимости от состояния одного или более триггеров признаков. АЛУ позволяет в процессе регистровых “пересылок с перекосом” выполнять операции сдвига на один разряд вправо или влево. В состав АЛУ входит комбинационная схема десятичной коррекции ДК, которая под воздействием специальной команды DAA преобразует результат сложения из двоичной формы в двоично-десятичную. АЛУ выполняет простейшие арифметические операции сложения, вычитания; логические: конъюнкции, дизъюнкции, сложения по модулю 2; операции сравнения, сдвига. Выполнение более сложных операций (умножение, деление, вычисление элементарных функций) может быть реализовано по разработанным подпрограммам. 4. Стековая память Микропроцессор ВМ80 содержит средства для организации стековой памяти, позволяющей безадресное задание операндов. В общем случае стек представляет собой последовательность регистров или ячеек памяти, снабженных указателем стека, в котором автоматически при записи и считывании устанавливается адрес последней занятой ячейки стека (вершины стека). В стеке реализуется принцип обслуживания “последний пришел - первый вышел”. Этот принцип при обращении к стеку реализуется автоматически. Поэтому команды записи и считывания не содержат адрес ячейки стека. Микропроцессор ВМ80 имеет только регистр-указатель стека (SP) и соответствующие цепи управления. Сам стек реализуется в оперативной памяти путем записи в указатель стека SP адреса ячейки памяти, являющейся исходной вершиной стека. 5. Буферные схемы Двунаправленный буфер шины данных осуществляет логическое и электрическое разделение внутрипроцессорной шины данных и внешней, системной ШД. Буфер состоит из регистра-защелки и выходной схемы с тремя состояниями, т.е. выходной схемы, обеспечивающей на выходе состояния логических 0 и 1 и третье состояние, реализующее полное электрическое отключение от нагрузки (высокоимпедансное состояние). Наличие такого буфера дает возможность отключать устройства, подключенные к общей системной шине в МП- системе. При выполнении операций вывода данных буферная схема передает в системную шину данных содержимое буферного регистра-защелки, на вход которого по внутренней шине с одного из регистров ВМ80 загружен код, подлежащий выдаче. При выполнении ввода данных в микропроцессор внутренняя шина данных подключается к выходным цепям регистра-защелки буфера, загрузку которого из внешней ШД производит буферная схема под управлением команды. Буферная схема переходит в высокоимпедансное Z-состояние при выполнении МП- операций, не связанных с вводом или выводом. Буферная схема шины адреса БА - однонаправленная, обеспечивает передачу адресов команд, данных и адресов устройств ввода-вывода. Выход буфера адреса также может переходить в Z-состояние. Это позволяет использовать ША другим устройствам, например контроллеру прямого доступа к памяти и др. 6. Устройство управления (УУ) Устройство управления (или схема управления) вырабатывает управляющие сигналы, необходимые для выполнения команды. В основе этой схемы действует цифровой автомат. В схеме управления можно выделить следующие средства: - Регистр команд РК, служащий для приема кода команды (первого байта) и хранения этого кода на время ее выполнения; - Дешифратор кода команды и выработки сигналов управления микрооперациями в соответствии с «зашитой» микропрограммой выполнения команды; - Схему формирования машинных тактов, машинных циклов; *- Схему выборки РОН, участвующих в операции, представляющую собой дешифратор разрядов кода команды, указывающий номер регистра источника и регистра приемника операндов; - Схему анализа переходов, которая анализирует состояние триггеров регистра признаков F при выполнении команд условных переходов; - Схему формирования* и выдачи кода типа текущего машинного цикла, на основе которого можно формировать расширенный набор сигналов для управления памятью, устройствами ввода-вывода, прерываниями, т.е. МП-системой; - Схему анализа прерываний, содержащую триггер разрешения прерываний и триггер запроса прерываний. Анализ наличия запросов МП ВМ80 осуществляет в последнем такте последнего машинного цикла текущей команды; - Схему анализа готовности, которая проверяет сигнал высокого уровня на линии “Ready” в конце второго такта машинного цикла; - Схему анализа запроса шин (входная линия HOLD), обеспечивающую возможность реализации режима прямого доступа к памяти.