Изучение работы сумматоров и АЛУ (Лабораторная работа)

ЦЕЛЬ РАБОТЫ

Целью работы является ознакомление с логической структурой и функционированием полусумматора и одноразрядного сумматора на логических элементах, возможностями и функционированием интегрального сумматора К155ИМ3 и интегрального АЛУ К155ИП3.

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

1. ПОЛУСУММАТОР предназначен для сложения двух одноразрядных чисел. Логика его работы отражается таблицей 1. Из нее следует, что состояние выхода суммы S совпадает с функцией "суммирование по модулю 2" или М2 ("Исключающее ИЛИ"), а переноса в старший разряд Р - с конъюнкцией (операцией И) входных переменных А и В.

S = A 0 B, Р = A * B

Полусумматор может быть построен на двух элементах - сумматоре по модулю 2 (К155ЛП2) и конъюнкторе (элементе И К155ЛИ1) (рис.1).

Рис.1. Логическая структура и обозначение полусумматора

Таблица 1. Состояния полусумматора

Входы		Выходы
A	B	S	Р
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2. ПОЛНЫЙ ОДНОРАЗРЯДНЫЙ СУММАТОР выполняет сложение трех величин - двух слагаемых А_i, В_i и преноса Р_i-1 из предыдущего разряда. Его работа описывается таблицей 2. Выход суммы описывается функцией М2

S_i = A_i 0 B_i 0 Р_i-1 (2)

Выражение для Рi в дизъюнктивной нормальной форме имеет следующий вид:

_ _ _

Р_i = A_i * B_i * Р_i-1 + A_i * B_i * Р_i-1 + A_i * B_i * Р_i-1 + A_i * B_i * Р_i-1 (3)

Выражение (3) можно упростить, проведя операцию склеивания. Тогда,

Р_i = A_i * B_i + A_i * Р_i-1 + B_i * Р_i-1 (4)

С использованием функции М2 ("Исключающее ИЛИ") выражение (3)

можно также привести к виду

Р_i = A_i * B_i + Р_i-1 * (A_i 0 B_i) (5)

Таблица 2

Входы			Выходы
A_i	B_i	Р_i-1	S	Р
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Рис. 2. Схема полного сумматора на основе двух полусумматоров и его условное графическое изображение.

3. МНОГОРАЗРЯДНЫЙ СУММАТОР. В цифровых системах обычно обрабатываются многоразрядные числа, поэтому в качестве отдельного устройства выпускаются многоразрядные сумматоры, например, ИМС К155ИМ3, предназначенная для сложения четырехразрядных двоичных чисел. Рассмотрим ее структуру.

Простейшая схема n-разрядного сумматора состоит из n полных одноразрядных сумматоров с последовательным переносом.

Рис. 3. Структурная схема многоразрядного сумматора с последовательным переносом

Недостатком данной схемы является то, что переносы Р₁, Р₂, Р₃, Р₄ вырабатываются во времени последовательно, что приводит к увеличению времени суммирования (тем большему, чем больше разрядность числа). В худшем случае перенос Р₁ , сформированный SM₁ , может пройти по всем промежуточным элементам, чтобы появиться на выходе Р₄ . Например,

Разработаны методы организации ускоренного переноса. Из (4) следуют две причины появления сигнала переноса:

1) если переменные А_i = В_i = 1, то возникает сигнал переноса. Функцию G_i=A_i * B_i называют функцией генерации (образования) переноса. Для рассматриваемой схемы

G₀ = A₀ * B₀ ; G₁ = A₁ * B₁ ; G₂ = A₂ * B₂ ; G₃ = A₃ * B₃.

2) если есть сигнал переноса из предыдущего разряда и одна из переменных (А_i или В_i ) равна 1, то сигнал переноса передается в следующий разряд.

_ _

Функцию R_i = A_i 0 B_i = A_i * B_i + A_i * B_iназывают функцией распространения переноса. Для рассматриваемой схемы

R₀ = A₀ 0 B₀ ; R1 = A₁ 0 B₁ ; R₂ = A₂ 0 B₂ ; R₃ = A₃ 0 B₃.

С учетом этих обозначений уравнение (4) можно записать

Р_i+1 =G_i + Р_i * R_i

Для четырех разрядов функции переноса будут следующие:

Р₁ = G₀ + Р₀ * R₀;

Р₂ = G₁ + Р₁ * R₁ = G₁ + G₀ * R₁ + Р₀ * R₀ * R₁;

Р₃ = G₂ + Р₂ * R₂ = G₂ + G₁ * R₂ + G₀ * R₁ * R₂ + Р₀ * R₀ * R₁ * R₂ ;

Р₄ = G₃ + Р₃ * R₃ = G₃ + G₂ * R₃ + G₁ * R₂ * R₃ + G₀ * R₁ * R₂ * R₃ + Р₀ * R₀ * R₁ *

* R₂ * R₃.

Значения разрядов суммы будут:

S₀ = A₀ 0 B₀ 0 Р₀ = R₀ 0 Р₀ и аналогично

S₁ = R₁ 0 Р₁;

S₂ = R₂ 0 Р₂;

S₃ = R₃ 0 Р₃.

В результате значения переменных во всех разрядах можно вычислить сразу по входным сигналам. Такой сумматор называют сумматором с ускоренным переносом. Он состоит из трех блоков: блока порождения и распространения, блока ускоренного переноса и блока суммирования.

Рис. 4. Структура сумматора с ускоренным переносом и условное графическое обозначение микросхемы К155ИМ3

Примером такого сумматора с СУП может служить микросхема К155ИМ3. Сумматор может быть использован для выполнения операции вычитания. Для этого вычитаемое представляется в дополнительном коде (все разряды инвертируются и к младшему разряду прибавляется 1).

4. АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО (АЛУ) является основным блоком операционных устройств цифровых и вычислительных систем и представляет собой функциональный блок, выполняющий заданный набор арифметических и логических операций над двумя многоразрядными операндами. В данной работе исследуется интегральная микросхема АЛУ К155ИП3, которая может выполнять 16 арифметических и все 16 возможных логических операций над двумя 4-разрядными словами. Условное обозначение ИМС К155ИП3 показано на рисунке далее. Назначение сигналов на входах и выходах следующее:

S = S₃, S₂, S₁, S₀ - код выполняемой операции (см. таблицу 3);

M (Mode) - сигнал управления режимом, который имеет Низкий уровень дляарифметических операций и Высокий - для логических;

A = A₃, A₂, A₁, A₀ - входной операнд;

B = B₃, B₂, B₁, B₀ - входной операнд;

F = F₃, F₂, F₁, F₀ - результат операции;

К – выход компаратора А = В (выход с открытым коллектором);

С0 – вход переноса из предыдущих разрядов;

C4- выход переноса в следующие разряды;

G – сигнал образования ускоренного переноса;

R – сигнал распространения ускоренного переноса;

Рис. Арифметико-логическое устройство К155ИП3

Сигналы С0 и С4 (инверсные по отношению к основным сигналам А и В) используются для каскадирования микросхем АЛУ при обработке слов большей длины. Сигналы ускоренного переноса G и R используются для организации многоразрядных АЛУ при наличии микросхемы ускоренного переноса К155ИП4.

Отличие арифметических операций (М - Низкий) от логических (М - Высокий) состоит в том, что в последнем случае запрещаются переносы и операции над операндами выполняются поразрядно. Например, для А=1001 и В=0101 результат логического сложения (дизъюнкции) составит (А+В)=1101.Имеющиеся функции образуют закрытый набор, т.е. использованы все возможные комбинации. Поэтому инверсия логических входов дает функцию, присутствующую в этом наборе, но с отличным результатом. Поэтому таблицы истинности микросхемы составляются отдельно для положительной (прямые входы-выходы) и отрицательной (инверсные входы-выходы) логики. В таблице 3 представлены функции, выполняемые АЛУ К155ИП3 для положительной логики. Во избежание путаницы уровень сигнала указывается не "0" и "1", а Н-низкий и В-высокий. Символами "*" и "+" обозначены логические операции умножения и сложения, а арифметические операции указаны словами "плюс" и "минус".

Таблица 3

Код операции				Логическ. операции М=Высокий	Арифметические операции (M=Низкий)
S₃	S₂	S₁	S₀	Логическ. операции М=Высокий	С₀=Высокий	С₀=Низкий
Н	Н	Н	Н	_	A	A плюс 1
Н	Н	Н	Н	A	A	A плюс 1
Н	Н	Н	В	_____	A+B	A+B плюс 1
Н	Н	Н	В	A + B	A+B	A+B плюс 1
Н	Н	В	Н	_	_	_
Н	Н	В	Н	A * B	A+B	A+B плюс 1
Н	Н	В	В	Лог. 0	Минус 1(Доп.код 0)	Нуль
Н	В	Н	Н	_____	_	_
Н	В	Н	Н	A * B	А плюс А*В	А плюс А*В плюс 1
Н	В	Н	В	_	_	_
Н	В	Н	В	B	А*B плюс А+В	А*B плюс А+В плюс 1
Н	В	В	Н	A 0 B	A минус В минус 1	A минус В
Н	В	В	В	_	_	_
Н	В	В	В	A * B	A*B минус 1	A*B
В	Н	Н	Н	_	А плюс А*В	А плюс А*В плюс 1
В	Н	Н	Н	A + B	А плюс А*В	А плюс А*В плюс 1
В	Н	Н	В	_____	A плюс B	A плюс B плюс 1
В	Н	Н	В	A 0 B	A плюс B	A плюс B плюс 1
В	Н	В	Н	B	_	_
В	Н	В	Н	B	А*B плюс А+В	А*B плюс А+В плюс 1
В	Н	В	В	A * B	A*B минус 1	A*B
В	В	Н	Н	Лог. 1	А плюс А	А плюс А плюс 1
В	В	Н	В	_	А плюс А+B	А плюс А+B плюс 1
В	В	Н	В	A + B	А плюс А+B	А плюс А+B плюс 1
В	В	В	Н	A + B	_	_
В	В	В	Н	A + B	А плюс А+B	А плюс А+B плюс 1
В	В	В	В	A	A минус 1	A

ВЫПОЛНЕНИЕ РАБОТЫ

ЗАДАНИЕ 1.

Изучить схему полусумматора, выполненного на ИМС DD1, DD2 (плата MS.1), на схеме (рис.1) проставить номера элементов и выводов микросхем. Проверить таблицу истинности полусумматора.

ЗАДАНИЕ 2.

Изучить схему полного одноразрядного сумматора, выполненного на микросхемах DD5-DD8 (плата MS.1). Нарисуйте схему, проставьте номера выводов, получите соответствующее схеме логическое уравнение и проверьте таблицу истинности сумматора. Изучить схему сумматора, построенного на двух полусумматорах (ИМС DD1-DD3). Нарисуйте схему, проставьте номера элементов и выводов микросхем. Проверьте таблицу истинности сумматора.

ЗАДАНИЕ 3.

Зарисуйте условное обозначение интегрального 4-разрядного сумматора К155ИМ3 (DD4). Выполните несколько операций сложения двоичных чисел, результат проконтролируйте вычислением вручную. Проверьте влияние входа Р0. Можно ли его оставлять неподключенным и почему?

Микросхема К155ЛН1 (DD9) используется для подключения пяти разрядного светодиодного индикатора состояния выходов сумматора. Зарисуйте схему подключения индикаторов.

ЗАДАНИЕ 4.

1. Зарисуйте принципиальную схему платы АЛУ.1 (рис.7), разберитесь с работой. На плате помимо АЛУ К155ИП3 расположены вспомогательные блоки формирования, записи и индикации слов и команд.На ИМС К155ЛА3 (DD2) собран RS-триггер, переключающийся при нажатии кнопки SB1. Сигнал с выхода триггера поступает на вход "+1" счетчика ИМС К155ИЕ7 (DD1). В зависимости от числа поступивших импульсов (числа нажатий кнопки SB1) на выходах счетчика формируется четырехразрядный двоичный код, который индицируется светодиодами HL1-HL4 (нумерация светодиодов обратная, HL4 показывает младший разряд). Состояние счетчика может быть сформировано и другим спобом: задаем двоичный код на входах предустановки D1,D2,D4,D8 и по нажатию кнопки SB2 он заносится в счетчик. ИМС DD3, DD4, DD5 (К155ТМ5) используются как 4-разрядные регистры памяти: DD3 хранит код команды и обозначен как РгК; DD4 - код операнда А (РгА); DD5 - код операнда В (РгВ). Запись кода в регистры производится по перепаду от 0 к 1 сигнала С1 и С2 при нажатии кнопок SB3 (запись в РгК), SB4 (запись в РгА), SB5 (запись в РгВ).

2. Проверьте работу АЛУ для какой-либо операции. Для этого:

a) задайте необходимые уровни сигналов на входах М и С0;

b) сформируйте в счетчике код команды одним из указанных выше способов, контролируя его по индикаторам HL1-HL4;

c) запишите код операции в регистр команд РгК;

d) аналогично введите операнды А и В;

e) проконтролируйте результат с помощью индикаторов HL5-HL9.

3. Выберете пару чисел А и В таких, чтобы их сумма не превышала 15. Для этих чисел проверьте все операции таблицы 3. Результаты проверьте непосредственными вычислениями и сведите в таблицу.